# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-236758

(43) Date of publication of application: 13.09.1996

(51)Int.CI.

H01L 29/78

(21)Application number: 07-347275

(71)Applicant: SUN MICROSYST INC

(22)Date of filing:

13.12.1995 (72)Inventor: BURR JAMES B

BRASSINGTON MICHAEL P

(30)Priority

Priority number: 94 357436

Priority date : 16.12.1994


Priority country: US

## (54) ASYMMETRIC MOS DEVICE AND ITS MANUFACTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To adjust the absolute value of a threshold voltage, by providing an asymmetric area which is adjacent to one of a source region and a drain region, arranged closely to a channel region and provided with the dopant density o a first conductive type.

SOLUTION: A transistor 30 is provided with a lightly doped well region 34 spread from the surface of a semiconductor surface 32 to the bulk on the lower side. Within the well region 34, a heavily doped n—type source region 36 added with a tip region 36A is formed and a heavily doped drain region 38 added with a tip region 38A is formed corresponding to this. A channel region 44 is provided with a comparatively low dopant density and spread between the regions 36A and 38A. A gate oxide layer 40 is formed so as to cover the region 44. Then, an asymmetric halo region 47 is formed in the well 34 under the region 36A. In addition this device is constituted to make the ratio of an oncurrent and an off-current not larger than about 105.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

**BEST AVAILABLE COPY** 

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

### (11)特許出願公開番号

# 特開平8-236758

(43)公開日 平成8年(1996)9月13日

(51) Int.Cl.6

識別配号 庁内整理番号 FΙ

技術表示箇所

H01L 29/78

H01L 29/78

301S

#### 審査請求 未請求 請求項の数29 FD (全 17 頁)

(21)出願番号

特願平7-347275

(22)出願日

平成7年(1995)12月13日

(31)優先権主張番号 08/357, 436

(32)優先日

1994年12月16日

(33)優先権主張国

米国(US)

## (71)出顧人 591064003

サン・マイクロシステムズ・インコーポレ

ーテッド

SUN MICROSYSTEMS, IN

CORPORATED

アメリカ合衆国 94043 カリフォルニア

州・マウンテンピュー・ガルシア アヴェ

ニュウ・2550

(72)発明者 ジェームス・ピー、・プアー

アメリカ合衆国 カリフォルニア州94404

フォスター・シティ, リド・レイン,

938

(74)代理人 弁理士 五十嵐 孝雄 (外1名)


最終頁に続く

## (54) 【発明の名称】 非対称MOSデパイスおよびその製造方法

#### (57)【要約】

耐パンチスルー性のある高性能なMOSトラ 【課題】 ンジスタデバイスを提供する。

【解決手段】 本発明の低閾値電圧MOSデバイスは、 非対称ハロー注入領域を含む。非対称ハロー注入は、デ バイスのソースまたはドレインの下側に位置し、デバイ スのチャンネル領域に隣接するソース(またはドレイ ン) の端部付近に位置するポケット領域を形成する。こ のポケット領域は、デバイスのバルク領域と同じ導電タ イプ(ドーパント濃度はより高い)を有しており、デバ イスのソース領域やドレイン領域とは反対の導電タイプ を有している。ソースとドレインの一方のみが主要なポ ケット領域を有している。非対称ハローデバイスは、2 つの擬似MOSデバイス(ソースFETとドレインFE T) の直列接続と同様に動作する。ポケット注入領域が ソースの下側に位置している時には、ソースFETはド レインFETよりも高い閾値電圧を有し、ずっと短い実 効チャンネル長を有する。



#### 【特許請求の範囲】

半導体基板上の非対称MOSデバイスで 【請求項1】 あって、

第1導電型の平均ドーパント濃度を有するバルク領域 と、

前記バルク領域内に位置し、チャンネル領域によって互 いに分離された第2導電型のドーパント濃度を有するソ ース領域およびドレイン領域と、

前記ソース領域とドレイン領域の一方に隣接し、前記チ ャンネル領域に近接する、前記第1導電型のドーパント 10 濃度を有する非対称ハロー領域と、

前記チャンネル領域の上に配置されたゲートとを備え、 前記MOSデバイスのオン電流とオフ電流との比が約1 0<sup>5</sup> 以下であることを特徴とする非対称MOSデバイ ス。

【請求項2】 ゲート閾値電圧が約±150mV以下で ある、請求項1記載の非対称MOSデバイス。

【請求項3】 前記チャンネル領域におけるドーパント 濃度が、約1×10<sup>16</sup>原子/cm<sup>3</sup>以下である、請求項 1記載の非対称MOSデバイス。

【請求項4】 前記チャンネル領域におけるドーパント 濃度が、約1×10<sup>14</sup>~約1×10<sup>16</sup>原子/cm<sup>3</sup>の間 である、請求項3記載の非対称MOSデバイス。

【請求項5】 調整可能なゲート閾値電圧を有する、請 求項1記載の非対称MOSデバイス。

【請求項6】 前記ゲート閾値電圧はバックバイアスに よって調整可能である、請求項5記載の非対称MOSデ バイス。

【請求項7】 前記非対称MOSデバイスの閾値電圧を 調整可能なフローティングゲートを更に備える、請求項 30 5記載の非対称MOSデバイス。

前記非対称ハロー領域におけるドーパン 【請求項8】 ト濃度が少なくとも約1×10<sup>16</sup>原子/cm<sup>3</sup> である、 請求項1記載の非対称MOSデバイス。

前記非対称ハロー領域におけるドーパン ト濃度が約1×10<sup>17</sup>~約1×10<sup>18</sup>原子/cm<sup>3</sup>の間 である、請求項8記載の非対称MOSデバイス。

【請求項10】 前記非対称ハロー領域は、前記ソース 領域とドレイン領域の一方の少なくとも一部の下側に位 置しているとともに、前記チャンネル領域の内部および 40 バイスの製造方法。 下側には延びていない、請求項1記載の非対称MOSデ バイス。

【請求項11】 前記非対称ハロー領域は、前記ソース 領域とドレイン領域の一方の少なくとも一部の下側に位 置しているとともに、前記ソース領域またはドレイン領 域に隣接する前記チャンネル領域部分の下側に延びてい る、請求項1記載の非対称MOSデバイス。

【請求項12】 前記非対称ハロー領域は、前記ソース 領域とドレイン領域の一方の少なくとも一部の下側に位 置しているとともに、前記チャンネル領域の内部まで部 50 ーサ形成工程の前に実行される、請求項20記載の非対

分的に延びている、請求項1記載の非対称MOSデバイ ス。

【請求項13】 前記チャンネル領域は約2 μ m以下の 長さを有する、請求項1記載の非対称MOSデバイス。

【請求項14】 前記チャンネル領域の少なくとも一部 が前記第2導電型の逆ドーパントを含む、請求項1記載 の非対称MOSデバイス。

【請求項15】 前記逆ドーパントの濃度が約10<sup>16</sup>~ 約10<sup>18</sup> c m<sup>-3</sup>の間にある、請求項14記載の非対称M OSデバイス。

【請求項16】 前記逆ドーパントは、逆ドーパント部 **/バルク接合に関連付けられた空乏領域が前記チャンネ** ル領域を越えて前記ゲートにまで広がらないような濃度 と分布とを有する、請求項15記載の非対称MOSデバ イス。

【請求項17】 半導体基板上に非対称MOSデバイス を形成する方法であって、

第1導電型のバルク領域を形成する工程と、

前記第1導電型の正味ドーパント濃度が約1016原子/ cm³ 以下のチャンネル領域となる前記バルク領域部分 の上にゲートを形成する工程と、

前記第1導電型のドーパント原子を注入することによっ て前記チャンネル領域の第1の側にポケット領域を形成 する非対称ハロー注入を行なう工程と、

前記チャンネル領域によって互いに分離された第2導電 型のソース領域およびドレイン領域を形成する工程と、 を備え、

前記第1導電型の前記ポケット領域が、前記ソース領域 とドレイン領域の一方の少なくとも一部に隣接し、前記 チャンネル領域に近接することを特徴とする非対称MO Sデバイスの製造方法。

【請求項18】 前記非対称ハロー注入工程は、約50 ~約70keVの注入エネルギと、約5×10<sup>12</sup>~約5 ×10<sup>13</sup> c m<sup>-2</sup>の打込量とで実行される、請求項17記 載の非対称MOSデバイスの製造方法。

【請求項19】 前記ソース/ドレイン領域形成工程 は、約20~約60keVの注入エネルギと、約1013 ~約10<sup>14</sup> c m<sup>-2</sup>の打込量とで前記第2導電型の注入を 実行する工程を含む、請求項17記載の非対称MOSデ

【請求項20】 請求項19記載の非対称MOSデバイ スの製造方法であって、さらに、

前記ゲートの両側面にスペーサを形成する工程と、 約50~約100keVの注入エネルギと約1×10<sup>15</sup> ~約5×10<sup>15</sup> c m<sup>-2</sup>の打込量とにおいて、前記スペー サの両側の前記ソース領域と前記ドレイン領域に前記第 2 導電型の第2の注入を行なう工程と、を備える非対称 MOSデバイスの製造方法。

【請求項21】 前記非対称ハロー注入工程は前記スペ

20

称MOS デバイスの製造方法。

【請求項22】 前記非対称ハロー注入工程は、約1×10<sup>16</sup>原子/cm<sup>3</sup>以上の平均ドーパント濃度を有するポケット領域を形成する、請求項17記載の非対称MOSデバイスの製造方法。

【請求項23】 前記チャンネル領域は約 $1 \times 10^{16}$ 原子/ $cm^3$ 以下の合計ドーパント濃度を有する、請求項17記載の非対称MOSデバイスの製造方法。

【請求項24】 半導体基板上に非対称MOSデバイスを形成する方法であって、

第1 導電型のバルク領域を形成する工程と、

チャンネル領域となる前記バルク領域部分の上にゲート を形成する工程と、

前記チャンネル領域によって互いに分離された第2導電型のソース先端領域およびドレイン先端領域を形成する 工程と、

前記ゲートの両側面に第1のスペーサを形成する工程 と、

前記第1導電型のドーパント原子を注入することによって前記チャンネル領域の第1の側にポケット領域を形成 20 する非対称ハロー注入を行なう工程と、

前記第1のスペーサの両側面に第2のスペーサを形成する工程と、

前記第2のスペーサの両側に前記第2導電型の第2の注入を行なうことによって、ソースプラグ領域とドレインプラグ領域とを形成する工程と、を備える非対称MOSデバイスの製造方法。

【請求項25】 前記非対称ハロー注入工程は、約50  $\sim$ 約70keVの注入エネルギと、約5 $\times$ 10<sup>12</sup> $\sim$ 約5  $\times$ 10<sup>13</sup>cm<sup>-2</sup>の打込量とで実行される、請求項24記 30 載の非対称MOSデバイスの製造方法。

【請求項26】 前記非対称ハロー注入工程は、約1×10<sup>16</sup>原子/cm<sup>3</sup>以上の平均ドーパント濃度を有するポケット領域を形成する、請求項24記載の非対称MOSデバイスの製造方法。

【請求項27】 前記チャンネル領域は約 $1 \times 10^{16}$ 原子/ $cm^3$ 以下の合計ドーパント濃度を有する、請求項24記載の非対称MOSデバイスの製造方法。

【請求項28】 前記ソース/ドレイン先端領域形成工程は、約20~約60keVの注入エネルギと、約10 40 <sup>13</sup>~約10<sup>14</sup>cm<sup>-2</sup>の打込量とで前記第2導電型の注入を実行する工程を含む、請求項24記載の非対称MOSデバイスの製造方法。

【請求項29】 前記ソース/ドレインプラグ領域形成工程は、約50~約100keVの注入エネルギと約1 $\times$ 10<sup>15</sup>~約5×10<sup>15</sup> cm<sup>-2</sup>の打込量とで実行される、請求項24記載の非対称MOSデバイスの製造方法。

【発明の詳細な説明】

[0001]

.

【発明の属する技術分野】この発明は、高性能トランジスタデバイスおよびその製造方法に関し、特に、トランジスタのソースまたはドレインの下に設けられた高ドーパント濃度のポケット領域を有する低閾値電圧・非対称MOSトランジスタおよびその製造方法に関する。

[0002]

【従来の技術】従来のMOSデバイスで構成された回路では、最大周波数 f max と電源電圧および閾値電圧との関係は、コンポーネントデバイスの長チャンネル効果と 10 短チャンネル効果によって支配されていた。期待されるように、より長いチャンネルを有するデバイスに対しては長チャンネル効果が支配的であり、より短いチャンネルを有するデバイスに対しては短チャンネル効果が支配的である。ほとんどのデバイスはこれらの両方の特性を示し、1~2μmの間のチャンネル長を有するデバイスは2つの特性をほぼ同程度に示す。真に長チャンネルのデバイスで構成されている回路の最大周波数は、次の数式1で与えられる。

[0003]

【数1】

## $f_{\text{max}} \propto (V_{\text{dd}} - V_{\text{t}})^2 / V_{\text{dd}}$

【0004】一方、真に短チャンネルのデバイスで構成されている回路の最大周波数は、次の数式2で与えられる。

 $[0\ 0\ 0.5]$ 

【数2】

# $f_{\text{max}} \propto (V_{\text{dd}} - V_t)/V_{\text{dd}} = 1 - V_t/V_{\text{dd}}$

【0006】これらの数式から、真に長チャンネルのデバイスで構成された回路の性能(周波数)は、電源電圧 Vddの絶対値に依存していることは明らかである。従って、そのような回路内のデバイスに対する電源電圧を低下させると、その性能もまた低下してしまう。しかし、真に短チャンネルのデバイスで構成された回路においては、性能は閾値電圧と電源電圧との比(Vt /Vdd)によって支配される。このことは、このような回路においては、その比(Vt /Vdd)が一定に保たれている限り、性能すなわち f max の低下なしに、デバイスへの電源電圧を低下させることができることを示している。多くのデバイスにおいて、この関係はほぼ成立しており、電源電圧とともに飽和電圧が増減するようなデバイスにおいては正確に当てはまる。

【0007】上述の理由によって、低閾値電圧Vtの短 チャンネルデバイスは有望であるように思われるが、低 閾値電圧を有する極短チャンネルデバイスには問題も観 察されている。特に、ソース領域とドレイン領域との間 の距離が過度に小さくなると、チャンネル領域内におい てソースとドレインに隣接する空乏領域同士がオーバー ラップして、ソースとドレインとの間のチャンネル領域 50 に荷電キャリアの導電経路を形成する可能性がある。こ

れは、トランジスタがオフ状態であっても(すなわちゲート電圧が閾値電圧を超えていない場合にも)、空乏領域によって形成された導電経路を通って電流が流れてしまう、いわゆるパンチスルーとして知られる現象を引き起こす結果となる。

【0008】高閾値電圧のデバイスにおいては、「埋込電極」や「接地プレーン(グラウンドプレーン)」を採用することによってチャンネル領域における空乏領域の成長を抑制することができ、この結果、パンチスルーを防止できることが知られている。このようなデバイスは、R. H. ヤン等(R.H. Yan et al.)による文献「高性能 $0.1\mu$ m Room Temperature Si MOSFETs"),1992 Symposium on VLSI Technology Digest of Technical Papers),86~87 頁に記載されている。要約すれば、埋込電極はチャンネル領域の下部に広がる比較的高ドーパント濃度の領域であり、ウェル領域と同じ導電タイプ(導電型)を有している。

#### [0009]

【発明が解決しようとする課題】埋込電極を有する低閾値電圧デバイスは一般に良好な性能と低消費電力を達成するが、パンチスルーの問題を回避する他のアプローチも試みられている。例えば、対称ハロー注入(「ハロー」は英語の"halo"の読みであり、聖人の「後光」「光背」「後背」、太陽のハロー等を意味する)によって製造されたデバイスなどがその一例である。ハロー注入は、チャンネル領域に隣接するソースとドレインの端部の下側の領域に、(チャンネル領域と同じ導電型の)高ドーパント濃度のポケットを形成する。埋込電極と異なり、ハローデバイスのポケット領域はチャンネル領域の全体の下側に亘って広がることはない。いくつかの対称ハローデバイスの性能は有望であるが、そのデバイス性能を更に向上させることができるであろうと信じられている。

#### [0010]

【課題を解決するための手段およびその作用・効果】本発明は、非対称ハロー注入を行なった低閾値電圧MOSデバイスを提供するものである。非対称ハロー注入は、デバイスのソース領域(またはドレイン領域)の下側に、そのソース領域(またはドレイン領域)の、チャンネル領域に隣接する端部の近くに位置する。ここで、

「チャンネル領域」という用語は、ソースとドレインの間にある電気的に活性(アクティブ)なすべての領域を意味しており、単にゲート電圧が閾値電圧Vtを越えた時に形成される反転層のみを意味しているものではない。ポケット領域は、デバイスのバルク領域と同じ導電型(ドーパント濃度はより高いが)を有しており、もちろん、デバイスのソースおよびドレインとは反対の導電型である。典型的には、ポケット領域は、ソースまたは50

ドレインのいずれか一方のみの下側に形成される(デバ イスが「非対称」であるのはこの理由による)。非対称 ハローデバイスは、2つの擬似MOSデバイス(ソース FETとドレインFET)の直列接続と同様に動作する ものと信じられている。この非対称ハローデバイスは、 これらの2つの擬似MOSデバイスの一方 (ポケット領 域を有するデバイスの側のFET)が、他方に比べてよ り高い閾値電圧を有し、より短い有効チャンネル長を有 するように設計される。比較的低いゲート電圧(より短 い方のチャンネル長の擬似デバイスの閾値電圧をちょう ど超える程度)において、MOSデバイス全体の性能 は、より高い閾値電圧を有するより短いチャンネル長の 擬似デバイスの性能によって支配される。このような特 性は、擬似デバイスの性能がその短チャンネル長に起因 して特に優れていると期待されるので、非常に好まし い。従って、非対称ハローデバイスを比較的低いゲート 電圧で動作させれば、非常に高速なスイッチングスピー ドを達成するであろう。

6

【0011】本発明の第1の態様は、半導体基板上の非 対称MOSデバイスに関する。この非対称MOSデバイ スは、(1)第1導電型の平均ドーパント濃度を有する バルク領域と、(2)前記バルク領域内に位置し、チャ ンネル領域によって互いに分離された第2導電型のドー パント濃度を有するソース領域およびドレイン領域と、 (3)前記ソース領域とドレイン領域の一方に隣接し、 前記チャンネル領域に近接する、前記第1導電型のドー パント濃度を有する非対称ハロー領域(ポケット領域) と、(4)前記チャンネル領域の上に配置されたゲート と、を備えていることを特徴としている。

【0012】ハロー領域は一般にソース領域とドレイン 領域の一方にのみ隣接する(デバイスが「非対称」と呼ばれるのはこの理由による)が、デバイスによっては、 他方のデバイス要素に隣接する第2のハロー領域を有す るようにしてもよい。このような第2のハロー領域は、 そのドーパント濃度および/またはそのサイズが第1の (主要な)ハロー領域と同じではない。

【0013】このデバイスは、さらに、「オン電流」と「オフ電流」との比(=オン電流/オフ電流)が約10 <sup>5</sup> 以下であるように構成される。オン電流とは、そのデ40 バイスがオン状態の時に、すなわち、チャンネル領域に強い反転が起こっている時(Vds=Vdd=Vgs)に、ソースとドレインの間を流れる電流である。オフ電流とは、そのデバイスがオフ状態の時(Vds=Vdd; Vgs=0)に、ソースとドレインの間を流れる電流である。オフ電流は、「漏れ電流」と同意語である。一般に、オン電流とオフ電流との比がこのように低いデバイスは、閾値電圧が低い(例えば、約±150mVの範囲にある)。

【0014】0.35μm技術(すなわちゲートポリシリコン長が約0.35μmでありゲート酸化物の厚みが

約65オングストローム)においては、非対称ハロー領 域は、約1×10<sup>16</sup>原子/cm<sup>3</sup>以上のドーパント濃度 を有することが好ましく、約1×10<sup>17</sup>~約1×10<sup>18</sup> 原子/cm³の範囲にあることがより好ましい。好まし い実施例においては、非対称ハロー領域はソース領域ま たはドレイン領域の下側に位置しているとともに、チャ ンネル領域の内部および下側には延びて(広がって)い ない。しかし、他の実施例においては、非対称ハロー領 域は、ソース領域に隣接するチャンネル領域の内部また は下側に部分的に延びていてもよい。低ゲート閾値電圧 10 を保つためには、チャンネル領域のドーパント濃度は、 約1×10<sup>16</sup>原子/cm<sup>3</sup> 以下であることが好ましく、 約1×10<sup>14</sup>~約1×10<sup>16</sup>原子/cm<sup>3</sup> の間であるこ とが更に好ましい。また、低いVtsにおいては、例えば バックバイアシング能力(逆バイアス能力)を与えるこ とによって、ゲート閾値電圧を調整可能なデバイスとす ることが一般に好ましい。これによって、閾値電圧Vt を約100ミリボルトのオーダーで変化させるような製 造工程や環境(例えば温度)の不可避的な変動を補償す るために、閾値電圧の絶対値を調整できるようにするこ 20 とができる。さらにまた、ソース領域とドレイン領域に おけるドーパント濃度を比較的高くして、デバイスにお ける直列抵抗が低くなるようにすることが好ましい。デ バイスが、ソース領域および/またはドレイン領域に先 端領域を有している場合には、これらの先端領域は、例 えば約4×10<sup>19</sup>~約8×10<sup>19</sup>原子/cm³のドーパ ント濃度を有するようにすればよい。

【0015】実施例の1つにおいては、非対称MOSデ バイスは、チャンネル領域の少なくとも一部に第2導電 型の逆ドーパントを含んでいる。好ましくは、この逆ド 30 ーパントの濃度が約10<sup>16</sup>~約10<sup>18</sup>cm<sup>-3</sup>の間にあ り、逆ドーパント部/バルク接合に関連付けられた空乏 領域がチャンネル領域を越えて前記ゲートにまで広がら ないように逆ドーパントを配置する。

【0016】本発明の他の態様は、半導体基板上に非対 称MOSデバイスを形成する方法に関する。この方法 は、(1)第1導電型のバルク領域を形成する工程と、

- (2) チャンネル領域 (チャンネル領域における前記第 1 導電型の正味ドーパント濃度は約10<sup>16</sup>原子/cm<sup>3</sup> 以下として低閾値電圧のデバイスとする)を構成する前 40 記バルク領域部分の上にゲートを形成する工程と、
- (3) 前記第1導電型のドーパント原子を注入すること によって前記チャンネル領域の第1の側にポケット領域 を形成する非対称ハロー注入(「非対称ハロー領域注 入」、「非対称ハロー領域イオン注入」とも呼ぶ)を行 なう工程と、(4)前記チャンネル領域によって互いに 分離された第2導電型のソース領域およびドレイン領域 を形成する工程と、を備える。

【0017】前記ポケット領域は、前記ソース領域とド レイン領域の一方の少なくとも一部に隣接し、前記チャ 50 い。より小さなデバイス(約0.35μm以下のデバイ

ンネル領域に近接するように形成される。 いくつかの実 施例においては、非対称ハロー注入は、ソースとドレイ ンの形成工程の前に実行する必要はなく、 ソースとドレ インが少なくとも部分的に形成された後に実行するよう にしてもよい。

【0018】好ましい実施例においては、非対称ハロー 注入工程は、約50~約70keVの注入エネルギと、 約5×10<sup>12</sup>~約5×10<sup>13</sup>cm<sup>-2</sup>の打込量とで実行さ れる。また、ソース/ドレイン領域形成工程は、次の3 つのサブ工程で実行することが好ましい。 (1)約20 ~約60keVの注入エネルギと、約10<sup>13</sup>~約10<sup>14</sup> cm<sup>-2</sup>の打込量とで、ゲートの両側において(ソースと ドレインの先端領域を形成するために)、前記第2導電 型の注入を実行する工程。(2)前記ゲートの両側面に スペーサを形成する工程。(3)約50~約100ke Vの注入エネルギと約1×10<sup>15</sup>~約5×10<sup>15</sup>cm<sup>-2</sup> の打込量とにおいて、前記スペーサの両側の前記ソース 領域と前記ドレイン領域に前記第2導電型の第2の注入 を行なう工程。

【0019】本発明の上述した、あるいは他の利点は、 添付の図面とともに以下に示す本発明の詳細な説明を読 むことによって当業者に明らかになる。

#### [0020]

【発明の実施の形態】次に、本発明の実施の形態を実施 例に基づき説明する。図1は、低閾値電圧と改善された 性能を有する本発明の第1の実施例としての非対称MO SFET30の側断面図である。図1に示すトランジス タ30は、NFET(n型のソース、ドレイン、および ゲートと、p型のウェルとを有する)である。図示され ていないが、このトランジスタ30は、p型のソース、 ドレイン、およびゲートと、n型のウェルを有するPF ETトランジスタとして構成することも可能である。

【0021】以下の実施例では、種々のドーパント濃度 (「添加不純物濃度」または単に「不純物濃度」とも呼 ぶ) が特定されているが、これらの濃度は約0.35μ mのチャンネル領域長さ(有効チャンネル長さは約0. 25μmに相当する)を有し、ゲート酸化物の厚みが約 65オングストロームのデバイスに最も適した値であ る。デバイスにおけるドーパント濃度は、一般に、デバ イスサイズとは逆の方向に変化することを理解すべきで あり、デバイスサイズが小さくなるとドーパント濃度は 増大する。これは、(1)パンチスルーを防止するため には、ソース領域とドレイン領域に隣接する空乏領域の サイズがチャンネル領域幅の増減に伴って増減しなけれ ばならないこと、および、(2)空乏領域を縮小するた めには、ドーパント濃度を増大させなければならないこ と、という理由による。

【0022】本発明は、0.35 u m技術に限定されな いので、以下に説明されている濃度は単に例示に過ぎな

ス) においては、空乏領域サイズを減少させるために は、以下に説明する濃度を増加させる必要があるであろ う。同様に、より大きなチャンネルのデバイスでは濃度 は減少するであろう。

【0023】トランジスタ30は、半導体基板32の表 面から下方のバルクに広がる低ドープウェル領域34を 有している。バルク半導体は低濃度にドープされていて もよく、こうすれば独立したウェル領域の必要性は無く なる。ウェル領域(ソース、ドレイン、ポケット領域を 除く) は、約1×10<sup>14</sup>~約5×10<sup>16</sup>原子/cm<sup>3</sup>の 範囲の平均ドーパント濃度を有することが好ましい。図 示されているように、ウェル領域34内には、先端領域 36Aが付加された高ドープn型ソース領域36と、こ れに対応して、先端領域38Aが付加された高ドープド レイン領域38とが形成されている。ソース領域36と ドレイン領域38のドーパント濃度は、約1×10<sup>20</sup>~ 約2×10<sup>20</sup>原子/cm³の間の値が好ましい。先端領 域のドーパント濃度は、約4×10<sup>19</sup>~約8×10<sup>19</sup>原 子/cm³の範囲の値である。場合によっては、ソース またはドレインを先端領域を有さない形状に形成しても 20 よく、その場合にはそのソースまたはドレインのプラグ 部(先端でない部分)をチャンネル領域まで伸ばすよう にする。このようなデバイスでは、そのソースまたはド レインの抵抗がより低くなる。

【0024】チャンネル領域44は、約1×10<sup>16</sup>原子 / c m³ 未満の (好ましくは約1×10<sup>14</sup>~約1×10 16 原子/c m³ の範囲の、更に好ましくは約1×1015 原子/cm³の) 比較的低いドーパント濃度を有してお り、ソース先端領域36Aとドレイン先端領域38Aと の間に広がっている。このようにチャンネル領域のドー 30 パント濃度を低くすることによって、デバイスの閾値電 圧を0ボルトに近い値(正負どちらでもよい)に設定す ることができる。本発明による好ましい短チャンネルデ バイスにおいては、ソース領域とドレイン領域は、それ らの先端領域の内側境界同士が約2μm以上離れないよ うに形成され、さらに好ましくは、その距離が約0.5 μm以下の範囲になるように形成される。前述したよう に、ここで記載したドーパント濃度は、約0.35μm デバイスに最も適したものである。本発明のデバイスの 非対称構造の多くの利点は、よりチャンネル長の長いデ 40 バイスにも同様に適用できることを記憶すべきである。

【0025】ゲート酸化物層40は、p型ウェル34の た  $m^3$  以上のドーパント濃度を有し、特に約 $1\times10^{17}$  表面上にチャンネル領域44の上を覆うように形成され ている。好ましい実施例( $0.35\mu$  mデバイス)にお い。これらの範囲は、NFETとPFETの両方に当て いる。 本発明のすべての実施例において、ドレイン先 ムの厚さを有する。 n型ゲート層42は、図示するよう に、酸化物層40の上に形成される。本発明による低閾 に電圧デバイスにおいては、一般に、ゲート層42は、 NFETではn型であり、PFETではp型である。高 閾値電圧のPFETでは、反対に、ゲート層は通常n型 50 定するものではない。しかし、デバイスが非対称である

に形成される。

【0026】図示しないが、ソース領域とドレイン領域 とゲート領域にはそれぞれの接続配線(「接続部」ある いは「コンタクト」とも呼ぶ)がなされている。さら に、ウェル領域34にも独立した電気的接続配線(図示 せず)を設けて、ソース領域とウェル領域との間のポテ ンシャルを外部回路によって制御できるようにしてもよ い。このような構成は、以下に説明するように、バック バイアシンング(「バックバイアス」または「逆バイア 10 ス」とも呼ぶ)によって閾値電圧を制御する能力を与え るものである。このような能力を有するデバイスでは、 ウェルは、ウェルのポテンシャルがほぼ一様になるよう に、その底面に沿って比較的低抵抗のパスを形成するよ うに設計される。例えば、ウェルの底面に沿ってドーパ ント濃度が高く設定される。さらに、低ドープウェル領 域とウェルの電気的接続配線との間のオーミックコンタ クトを良くするために、高ドープ領域(NFETではp 型、PFETではn型)をウェル接続配線に隣接して設 けることが必要な場合もある。このような種々のデバイ ス接続配線は、酸化物やガラスや他の絶縁層(「パッシ ベーション層」と呼ばれる)によって、互いに電気的に 分離されるとともに、ゲート42からも電気的に分離さ れる。

【0027】非対称ハロー (ポケット) 領域47は、ソ ース先端領域36Aの下側のウェル34内に形成されて いる。但し、ポケット領域は、ソース領域とドレイン領 域のいずれの下側に設けてもよい。しかし、以下の説明 では、ソース領域の下側にポケット領域を有する非対称 ハローデバイスについて説明する。図1に示す実施例で は、ポケット領域47はチャンネル領域44の内部ある いは下側にまで広がって(延びて)いない。しかし、他 の実施例では、こうでない場合もある。実際に、ポケッ ト領域はソースまたはドレインの「下側」に存在する必 要はない。ある実施例では、チャンネル領域に近い位置 においてソースまたはドレイン領域の側面に隣接してい るだけの場合もある。実際の位置や形状に拘らず、ポケ ット領域47はp<sup>†</sup>濃度(すなわち、周囲のウェル34 のp<sup>-</sup>領域よりもいくらか高いドーパント濃度)を有し ている。ポケット領域47のドーパント濃度は、ウェル のドーパント濃度の10~1000倍高いことが好まし い。従って、ポケット領域47は、約 $1 \times 10^{16}$ 原子/ c m³ 以上のドーパント濃度を有し、特に約 1×10<sup>17</sup> ~約1×10<sup>18</sup>原子/cm<sup>3</sup>の範囲にあることが好まし い。これらの範囲は、NFETとPFETの両方に当て はまる。本発明のすべての実施例において、 ドレイン先 端領域38Aの下には対応するポケット領域が設けられ ておらず、このことから「非対称」という用語が用いら れている。もちろん、本発明は、ドレイン領域の周囲に おいて局所的にドーパント濃度を増加させる可能性を否

ネル効果によって支配されるべきではない。

12

ことの利点を確保するためには、そのような局所的な変 更部のサイズおよび/またはドーパント濃度を限定して おくべきである。

【0028】図1に示す実施例および他の実施例は、デ バイスがバルクシリコン基板に形成される従来のMOS 構造でなく、「SOI」(シリコンオンインシュレー タ) 構造を取ることも可能である。SOI構造は、バル クシリコンのベース層と、その上に形成されたバルクニ 酸化シリコン層とを含んでいる。さらに、その二酸化シ リコン層の上に、薄いエピタキシャルシリコン層(通常 10 は70~2000オングストロームの範囲)が設けられ て、デバイス要素(ソース、ドレイン、チャンネル領 域)が形成される。

【0029】理論によって制限されるものではないが、 以下のような議論は、非対称ハローを有する低閾値電圧 MOSデバイスにおいて一般に観察される特有の利点を 説明するものと信じられている。第1に、ソースの下側 に形成されたポケット領域はパンチスルー(これは、低 いチャンネル領域ドーパント濃度を有する短チャンネル デバイスにおける重要な問題である)を防止する。この 20 効果は、埋込電極によるものとほぼ同様なメカニズムで 達成される。ソース領域の先端の下側に、より高いドー パント濃度のポケット領域を形成することによって、ソ ースに隣接する空乏領域の成長が制限される。さらに、 ポケット領域のためのイオン注入は、ドレインからチャ ンネル領域に延びる空乏領域の成長を妨げる。ポケット 領域は、従って、ソースとドレインの空乏領域がチャン ネル領域を横切って完全に広がってしまうのを防止す る。

【0030】更に重要なことは、本発明の非対称ハロー 30

デバイスは、他の低閾値電圧デバイスに比べてはるかに 改善された性能を示すということである。この理由は、 適当なゲート電圧において、その挙動が、数百オングス トローム~0. 1マイクロメータのオーダーの極めて短 い実効チャンネル長を横切る荷電キャリアの移動によっ て支配されているからである。特に、ソースの下側のポ ケット領域は、ソース領域の端部とチャンネル領域の位 置に、擬似デバイス(この場合には、より大きなMOS デバイスにおけるソースFET)を生成するようにデバ イスが構成されている。この擬似デバイスは極めて短い 40 実効チャンネル長を有している。以下に説明するよう に、このような極短チャンネルデバイスにおいては、 「バリスティック(弾道)」電子移動(すなわち散乱 (スキャッタリング) 無しの移動) からの寄与が増加す ることに起因して、性能が非常に改善されるものと期待 される。しかし、改善された性能を得るためには、非対 称ハローMOSデバイス(ソースFETを含む)は、そ の性能がソースFETによって(すなわちその短チャン ネル効果によって) 支配されるべきであり、全体のMO

【0031】次に、短チャンネルソースFETがどのよ うにして形成されると信じられているのかを説明する。 ソース領域に隣接するポケット領域は、ソース領域付近 のチャンネル領域の部分に垂直電界の局所的な変化を生 じさせる。この垂直電界の局所的な変化は、閾値電圧の 局所的な増加に相当する。従って、非対称ハローデバイ スは、あたかも2つのデバイス(比較的高閾値電圧の極 短チャンネルソースFETと、比較的低閾値電圧の長チ ャンネルドレインFET)が直列に接続されているかの ような挙動を示す。このようなデバイスを、ソースFE Tの閾値電圧よりもわずかに高いゲート電圧で動作させ ると、このデバイスの性能は、短チャンネルソースFE Tの性能によって支配されるものと期待される。このよ うな可能性は、埋込電極を有するデバイスや対称ハロー 注入を行なったデバイスでは実現できないものである。 【0032】動作させる際にゲート電圧を上昇させてい くと、ゲート電圧は、ソースFETの閾値電圧に達する まえにドレインFETの閾値電圧を超える。 このような ゲート電圧範囲、すなわち、ドレインFETの閾値電圧 とソースFETの閾値電圧の中間では、ドレイン/チャ ンネル接合からチャンネル領域を横切ってソースFET の端部にまで延びる反転層が形成される。この時には電 流は流れないので、チャンネル領域内の反転層は、ドレ イン領域の延長として機能しており、ドレイン領域と同 じポテンシャルに保たれている。要するに、この比較的 大きな非対称ハローデバイスは、ドレインFETとソー スFETの閾値電圧の間のゲート電圧の範囲において、 極めて小さなソースFETデバイスに変換されているこ とになる。この時、ゲート電圧がソースFETの閾値電 圧を超えると、電流が流れるのに伴ってソースFETチ ャンネルに急激なポテンシャル低下が起きる。性能の観 点からは、この非対称ハロー注入デバイスは、極めて有 望に見える。その理由は、短チャンネルソースFET擬 似デバイスが、そのチャンネル領域を横切る電子の一部 に対して、シリコン格子で散乱されない極めて高速なバ リスティック移動(弾道移動)によって移動することを 許容するからである。これは、ソースFET(およびデ バイス全体) が適当な条件下で極めて高速にスイッチン

グすることを意味している。 【0033】これに対して、埋込電極デバイスは、高ド ーパント濃度の領域(すなわち埋込電極) がチャンネル 領域の全体に亘って広がっており、垂直電界に変化を与 えていないので、その性能はやや低い。従って、埋込電 極の閾値電圧への影響は、チャンネル長さに亘って一定 である。もちろん、非対称ハローデバイスに埋込電極が 使用される場合にも、短チャンネル擬似デバイスはやは り同様に形成される。さらに、対称ハローデバイスにお いても、短チャンネル擬似デバイスは形成されるかもし S構造が性能を支配するときのように、より長いチャン 50 れない。しかし、このようなデバイスは、オン状態にス

イッチされると、ポテンシャル低下がチャンネル領域の 全長に亘って広がる(これは、非対称ハローデバイスに おいてソースFETの長さに亘って起こることと対照的 である)。従って、バリスティック移動による寄与はほ とんど期待できない。

【0034】以上の議論から、非対称ハローデバイス は、漏れ電流の制限およびアバランシェ降伏メカニズム との調和をとりつつ、ソースFET擬似デバイスのチャ ンネル長ができる限り小さくなるように設計されるべき であることが明きらかであろう。ソースFETのチャン 10 ネル長を決定する際に考慮すべき種々の因子には、次の 4 つが含まれる。

- (1) ソース領域の先端におけるドーパント分布。
- (2) チャンネル領域に隣接するポケット領域の側面に おけるドーパント濃度勾配。
- (3) ポケット領域に隣接するソース領域本体(ボテ ィ)のドーパント濃度勾配。
- (4) チャンネル領域内部またはその下部に延びるポケ ット領域の距離。

【0035】これらの変動因子を制御することによっ て、ソースFETのチャンネル長は、0.1マイクロメ ータ未満に、好ましくは200から500オングストロ ームの範囲にできると考えられる。一般に、ポケット領 域とバルク領域(ウェル領域)との境界において極めて 急峻なドーパント濃度勾配を与えることによって、良い 結果が得られると期待される。ポケット領域とバルク領 域との間の約3ナノメータの範囲で、ドーパント濃度が 3桁程度低下することが好ましい。このような急峻な勾 配は、サイーハラズ等(Sai-Halasz et al. )による文 献 $[0.1 \mu m ゲート長レベルNMOSデバイスにおけ 30]$ る高相互コンダクタンスおよび速度オーバーシュート」

("High Transconductance and Velocity Overshoot in NMOS Devices at the 0.1-µm Gate-Length Level", I EEE Electron Device Letters, Vol. 9, No. 9, pp. 463 -465(1988)) に記載されている。同様に、ソース領域先 端/チャンネル領域の境界におけるドーパント濃度勾配 と、ソース領域本体/ポケット領域の境界におけるドー パント濃度勾配も同程度に急峻にすべきである。さら に、薄い先端領域(その直下にはポケット領域がある) は、一般にパンチスルー効果を低下させることによって 40 性能を改善する。もちろん、先端領域が薄くなりすぎる と、ソース領域の抵抗が過度に高くなる。

【0036】前述したように、一般に、チャンネル領域 における閾値電圧(ソースFETのドレイン側における 値)はできる限り低くするように設計することが好まし い。例えば、NFETにおいては、10<sup>15</sup>cm<sup>-3</sup>のチャ ンネル領域濃度は、適当な条件の下では-0.3 Vの闘 値電圧を与える。NFETにおいては、n型のドーパン トによってチャンネル領域を逆ドーピングすることによ って、さらに低い閾値電圧を得ることもできる。デバイ 50 実現する上では重要なものではない。

14

スによっては、約10<sup>16</sup>~約10<sup>18</sup>cm<sup>-3</sup>の範囲の逆ド ーパント濃度によって、ドレインFETの閾値電圧が約 -0.5ボルトとなる。一般に、逆ドーパントプロファ イルは、逆ドーパント部/基板境界から生じる空乏領域 が、ゲート下にあるそのn型層を通過するまで広がらな いように構成される。さもなければ、ドレインFETが 抵抗として機能し、そこにかなりの電圧低下が生じるか らである。従って、逆ドーパント領域は、完全な空乏状 態となることを回避できる程度に十分な厚みと十分高い 濃度を有するようにすべきである。空乏層が表面まで達 しないように逆ドーパント領域が設計されていると仮定 すれば、ドレインFETの表面に薄い導電層が形成さ れ、ドレインポテンシャルは、ドレイン領域の主要部か らソースFETのドレイン側までの間に亘って実効的に 同一である。この結果、ソースFETを横切って極めて 高い水平電界が発生する。

【0037】ソースFETにおけるパンチスルーを制御 するためには、ドレインチャンネルは過度に深くすべき ではない。さらに、その濃度は、ソースポケット領域に おける正味のドーパント濃度がソースFETに所望の閾 値電圧(たとえば0ボルト近く)を与えるように、ソー スポケット領域の濃度よりも低くすべきである。適切に 設計された逆ドーパント領域は、ドレインFETの閾値 を低減させる他に、ドレインFETを埋込チャンネルデ バイスにし、これによって、移動度とサブス レッショル ド勾配を改善し、垂直電界を低減し、ゲート容量を低減 する。

【0038】一般に、本発明によるデバイスのような低 閾値電圧デバイスは比較的大きな漏れ電流を有している ので、過去においては、設計者は比較的高い閾値電圧を 有するデバイスを設計していた。従って、従来のデバイ スは、オン電流とオフ電流の比 (=オン電流/オフ電 流。これは漏れ電流の評価指標となる)が少なくとも約  $10^6$  になるように、また典型的には $10^7$   $\sim 10^8$  の 範囲になるように設計していた。このような高い比の値 は、RAMセルのように、比較的非活動的な回路には適 当であったかもしれない。しかし、典型的にはマイクロ プロセッサに用いられるような、より活動的な回路にお いては、漏れ電流に関する懸念は少なく、この場合には 閾値電圧をかなり低下させることができる。 本発明は、 主に、このような低閾値電圧デバイスに関するものであ る。従って、本発明のデバイスは、オン電流とオフ電流 の比が約105以下であること、より典型的な場合には 約 $10^2$  ~約 $10^3$  の範囲にあること、に特徴がある。 高度に活動的なデバイスに対しては、オン電流とオフ電 流の比は10程度にまで低くすることが好ましい場合が ある。閾値電圧Vt の絶対値に関しては、本発明のMO Sデバイスは、約-150~約+150ミリボルトの範 囲にあることが好ましい。しかし、この範囲は本発明を

16

【0039】図2は、Vds (ドレイン-ソース電圧) ー 定の条件下において動作する異なるデバイスに対するlo g Ids (チャンネル電流の対数) と Vgs (ゲート電圧) との関係を示すグラフである。各曲線は、チャンネル領 域のドーパント濃度が互いに異なるデバイスに関するも のであり、より低いゲート電圧 (より負のゲート電圧) においてサブ・スレッショルド領域を有している曲線 は、本発明による低チャンネル領域ドーパント濃度を有 するデバイスに関するものである。本発明によるデバイ スに関する曲線66において、閾値電圧Vt は、サブ・ スレッショルド領域64と遷移領域60との境界におけ る値である。強い反転領域62は、遷移領域60を越え たところに存在し、Vgsの増加とともに直線的に増加す る電流特性によって特徴づけられる。他のデバイス変数 が同一であるとすれば、曲線70と曲線68は、曲線6 6のデバイスに比べてより低いチャンネル領域ドーパン ト濃度を有するデバイスと、より高いチャンネル領域ド ーパント濃度を有するデバイスとにそれぞれ関するもの である。サブ・スレッショルドにおける Vg と I の勾配 は、一般に次の数式3によって与えられる。

【0040】 【数3】

#### $Ms = n V_T \ln(10)$

【0041】ここでMs はサブ・スレッショルド勾配、n は理想状態では1、VT はk T/q で定義される熱起電力である。従って、電流の対数1 n I をゲート電圧V g に対してプロットしたグラフのサブスレッショルド勾配(=1/Ms)は、温度の低下に伴ってより急峻になる。

【0042】デバイスのチャンネル領域を低ドーピング 30 にすることによって、デバイスの閾値電圧は、本発明の 好ましい領域であるほぼ0に近い値になる。製造工程の 変動に起因して、チャンネル領域における正確なドーパ ント濃度はデバイス毎にわずかに変化しうる。これらの 変動はわずかではあるが、デバイスの閾値電圧を数10 から数100ミリボルト(本発明の好ましい動作の範囲 外に至るまで)シフトさせ得るものである。さらに、動 作温度の変動のような環境ファクタも閾値電圧をシフト させる。従って、本発明のもののような低閾値電圧デバ イスにおいて、閾値電圧を調整するメカニズムを備えて 40 おくことが好ましい。上述したように、これは、バック バイアシング (すなわちデバイスのウェルとソースとの 間のポテンシャル(電位差)を制御すること)を用いる ことによって達成できる。ジェイムズ・B・バー(Jame s B. Burr ) による文献「スタンフォード超低電力CM OS」(Stanford Ultra Low Power CMOS)、シンポジ ウムレコード、ホットチップスV、7.4.1 ~7.4.12頁、 スタンフォード、カリフォルニア、1993年 (Sympos) ium Record, Hot Chips V, pp. 7.4.1-7.4.12, Stanfor d, CA 1993 ) を参照すること。

【0043】バックバイアシングは、トランジスタのソース領域とウェル領域との間のポテンシャル差(電位差)を制御することによって達成される。典型的には、このポテンシャルは、ソース領域とウェル領域とに対する分離されたオーミックコンタクトを介して、これらの2つの領域のポテンシャルを独立して制御するために必要な回路を用いて制御される。ポテンシャル差が増大すると、閾値電圧の値は増加する。一般に、閾値電圧を比較的小さな値だけ調整するために、比較的大きなバックバイアス電圧が要求される。好ましい実施例においては、デバイスは、1ボルトのバックバイアスが、約100ミリボルトの閾値電圧のシフトを生ずるように設計される。

【0044】バックバイアスは、種々の自動化技術を使 用して実現することができる。このような1つの方法で は、フィードバックアンプを設けて、ウェル内のテスト デバイスのドレイン電流が参照電流に一致するように、 ウェルのバイアス電圧を調整する。調整回路は、オフ電 流(1ナノアンペア~1マイクロアンペアの範囲)、ま たは、オン電流(100マイクロアンペア/マイクロメ ータの範囲)、あるいは、オフ電流とオン電流の両者の 関数の値に適合するように設計される。このような調整 回路は、いくつかのテストデバイスから電流をサンプリ ングして、平均オン電流と平均オフ電流とを得ることが できる。このようなウェル調整回路の消費電力は典型的 には極めて小さく1マイクロワットのオーダーであり、 その面積も小さく典型的には約100平方マイクロメー タであって、1つの集積回路チップ中に数百、数千個の 回路を設けても面積や消費電力に大きな影響が無く、局 所的な小さな範囲にあるトランジスタに対して緊密に制 御された動作環境を与えることによって、それらの低電 圧特性をかなり改善する。

【0045】図3は、本発明の他の実施例としてのフロ ーティングゲートによって調整可能なMOSFETトラ ンジスタ30'を示している。図1の実施例と同様に、 図3のトランジスタ30'は、ウェル領域34'と、ソ ース領域36'と、ドレイン領域38'とを含んでい る。このトランジスタ30'は、さらに、ソース領域3 6'の先端の下側に比較的高ドーパント濃度を有する非 対称ハロー領域(ポケット領域)47'を有している。 MOSFET30'は、フローティングゲート構造52 内に2つのゲート層を含んでいる。第1のゲート層54 は酸化物層40'の上に堆積されており、第2のゲート 層56は第1のゲート層54の上方において絶縁層の上 に堆積されている。当技術分野において知られているよ うに、一定の電圧(およびこれと関連する電荷)が第1 のゲート54に印加されて、この結果、ゲート56の閾 値電圧を制御する。従って、フローティングゲート構造 52を使用することによって、トランジスタ30'の閾 50 値電圧を、バックバイアスを用いる方法と同様に、電気 的に制御可能である。

【0046】図4ないし図7は、本発明によるMOSデ バイス(この例では、NFET)の主要な製造工程を示 す図である。なお、この製造工程については本発明のス コープ内において種々の変形が可能であることを理解す べきである。さらに、この製造工程は、NFETを生成 する一連の工程として記載されているが、ドーパントの 導電タイプを逆にすれば、PFETにも同様に適用する ことが可能である。さらに、以下で説明する条件は、 0. 35 μ m近辺のサイズのデバイスに適したものであ 10 ることを理解すべきである。当技術分野において知られ ているように、製造条件は、これ以外のサイズのデバイ スに対しては幾分修正する必要があるであろう。

【0047】図4(A)において、シリコンや他の適切 な半導体物質の基板111に、フォトレジストや他の適 切なマスク物質で形成され、基板111の選択された部 分(pウェル部分)を露出させたイオン注入マスク11 5が設けられている。

【0048】図4(B)においては、基板の上からp型 イオン注入が行なわれ、基板111の非マスク部分(p 20 ウェル部)に注入される。このp型ドーパントは、極低 ドープウェル領域121を形成するのに十分な打込量と エネルギーとで供給される。引き続いて行なわれる拡散 アニールは、ウェル領域121全体のp型ドーパント濃 度が平滑化されて、比較的一様な極低pドープレベルが 全体的に得られるのに十分な温度と時間とで実行され る。ウェル形成の条件は、p型ウェル領域が基板表面に おいて(すなわちチャンネル領域において)、約1×1 0<sup>14</sup>~約1×10<sup>16</sup>原子/cm³の範囲のドーパント濃 度を有するように選択されるべきである。多くのシステ 30 ムにおいては、明確なp型ウェルが存在しないというこ とに注意すべきである。むしろ、デバイスを作成するた めに用いられるシリコンウェハは、特定のドーパント濃 度において成長する。エピタキシャルプロセスにおいて は、所望のバルク濃度を有するシリコン層が高ドープ基 板の上に形成される。

【0049】図4(C)に示される構造を得るために、 まず、マスク115を除去し、基板111を覆うパッド 酸化物120(シリコン酸化物)を約700~約100 0℃の範囲の温度で約30~約80ナノメータの範囲の 40 厚さになるように成長させる。次に、シリコン窒化物1 22の層を、典型的には低圧気相成長法(LPCVD) によって、パッド酸化物120の上に約0.1~約0. 2μmの範囲の厚みに堆積させる。その後、レジストマ スク124が、活性領域(すなわち活性トランジスタが 形成されるべき領域)を保護するために設けられる。

【0050】図5 (D) に示される構造は、次のように 形成される。ドライエッチ(典型的には、反応イオンエ ッチング(RIE))が、露出した窒化物層と酸化物層 とに行なわれて、それらの領域にベアシリコン表面を形 50 よって、n型イオン注入が行なわる。このイオン注入

成する。次に、レジストマスクが除去されて、厚いフィ ールド酸化物129 (二酸化シリコン)を約700~約 1000℃の範囲の温度で約0.2~約0.5μmの範 囲の厚さにまで成長させて図5 (D) に示す構造を形成 する。この後、この構造は、選択的にエッチング(典型 的にはオルトリン酸によるウェットエッチング)がなさ れて窒化物層122が除去される。次に、計時ウェット エッチが行なわれてパッド酸化物120が除去され、活 性デバイス領域にシリコン基板を露出させる。これによ って、図5(E)に示す構造が得られる。フィールド酸 化物129は、チップ上の様々なデバイスを電気的に分 離するために使用される。他の実施例では、チップ上の デバイス同士を分離するために、フィールド酸化物の代 わりにトレンチを使用することもできる。 トレンチ分離 領域を形成するプロセスは、この分野において周知であ

【0051】ベアシリコン基板が露出すると、薄いゲー ト酸化物123をそのシリコン表面の上に約800~約 950℃の温度範囲で、約3~約15ナノメータの範囲 の厚さにまで成長させる。典型的には、このゲート酸化 物は、二酸化シリコンの単一層であるが、シリコン窒化 物を含む多層構造であってもよい。(技術的には、この ような多層構造は、単に「ゲート酸化物」と呼ばれるよ りも、むしろ「ゲート絶縁体」と呼ばれるべきであろ う。) このゲート酸化物またはゲート絶縁体が形成され ると、ポリシリコンのゲート層がその表面上に約100 ~約300ナノメータの厚みで堆積される。 この層の上 に、トランジスタのゲート領域を保護するためにレジス トマスクが形成される。そして、露出したポリシリコン が選択的にエッチングされて、レジストマスクが除去さ れ、図5 (F) に示す構造が得られる。

【0052】次に、図6(G)に示すように、活性領域 の一方側の上にマスク126が形成される。 その後、非 対称ポケット領域116を形成するのに十分なエネルギ と打込量においてp型ドーパント注入が実行される。こ の非対称ハロー領域イオン注入(非対称ハロー注入) は、例えば、約50~約70keVのエネルギで、約5  $\times 10^{12}$  から  $5 \times 10^{13}$  c m<sup>-2</sup> の打込量でボロンを注入 することによって実行される。ある実施例においては、 NFETに対してはインジウムが適切なドーパントにな り、PFETに対してはアンチモンが適切な ドーパント になる。これは、これらの原子は拡散係数が比較的小さ く、従って、より急峻な濃度プロファイルを有するポケ ット領域を形成しやすいからである。

【0053】次に、図7(H)に示すように、マスク1 26が除去されて、約10<sup>13</sup>~約10<sup>14</sup> c m<sup>-2</sup>のイオン 打込量で約20~約60keVの範囲のイオン運動エネ ルギにおいて、リン (P)、ヒソ (As)、 アンチモン (Sb)、または、スズ (Sn) から選ばれたイオンに

は、基板全体に亘って実行され、装置のpウェル部分に 浸透して、pウェル121内において、p型チャンネル 領域133の左右の側面に配置された2つのn型ドープ 層131A,131Bをそれぞれ形成する。このイオン 注入は、チャンネル領域の端部に伸びるソースとドレイ ンの「先端」領域を形成するために行なわれる。図示さ れているように、非対称ハロー領域116は、ソース先 端領域131Aの下側に留まっている。好ましい実施例 においては、これらの先端領域と、隣接するチャンネル 領域との間の接合は、急峻なドーパント濃度勾配を有し 10 ている。従って、この後の工程は、これらの先端領域に おけるドーパントの拡散を最小限にするような条件下で 実施されるべきである。これには、可能な限りにおいて その後の加熱工程を比較的低温で比較的短時間で行なう か、または、急速サーマル・アニーリング(RTA)に よって行なうことが要求される。

【0054】先端領域が形成された後に、図7 (I) に 示すソースとドレインの「プラグ」領域137A, 13 7 Bが、オプションとして次のように形成される。この ようなプラグ領域を形成するために、まず、デバイスの 20 上にブランケット酸化物絶縁層が堆積される。この層の ほとんどは非等方的にエッチングされて除去され、図7 (I) に示すように、ポリシリコンゲート125の左右 の側面に配置された0.1~0.3 μ mの幅の側壁絶縁 スペーサ135が残される。この後、n' イオン注入  $(1 \times 10^{15} \sim 5 \times 10^{15} \text{ c m}^{-2}$ のイオン打込量で50 ~100keVの範囲のイオン運動エネルギにおいて、 リン (P)、ヒソ (As)、アンチモン (Sb)、また は、スズ(Sn)のイオンを用いて)が基板上に亘って 行なわれ、その構造のpウェル部分に侵入する。この結 30 果、n型に高濃度ドープされたソース層137Aとドレ イン層137Bとが形成される。図7(I)から解るよ うに、ソースとドレインのプラグ領域が形成された後に は、非対称ハロー領域116は、ソース先端領域131 Aの下側であってチャンネル領域に隣接した位置に留ま っている。ソース層137Aとドレイン層137Bが形 成された後に、アニール工程が行なわれる。好ましい実 施例においては、非対称ハロー注入と先端領域注入とプ ラグ領域注入とに対しては、このアニール工程のみが行 なわれ、他のアニール工程は行なわれない。換言すれ ば、非対称ハロー注入の後や先端領域注入の後にはアニ ール工程は行なわれない。このようにアニール工程を制 限することによって、ハロー領域と先端領域が、チャン ネル領域の近傍において比較的急峻な濃度勾配を保つこ とになる。

【0055】ソース領域とドレイン領域とが形成される と、図7(J)に示すように、デバイスの上にわたって 絶縁層141が形成される。そして、開口(開孔)14 3A, 143B, 143Cが選択的エッチングによって 酸化物層141に形成され、例えばアルミ、タングステ 50 れる。この後、スペーサは除去されて、マスクがドレイ

ン、チタン等の金属または他の導電性物質によって充填 されて、ソース131Aとゲート125とドレイン13 1 Bに対する電気的接続が形成される。バックバイアシ ング能力を有するデバイスでは、ソースとウェルとの間 のポテンシャルをコントロールするために、ウェルに第 4の電気的接続が要求される。低ドープウェルにオーミ ック接続を行なうためには、ウェルの接続の領域に小さ なp'注入を行なうことが必要なこともある。

【0056】図4(A)ないし図7(J)に記載された 製造工程は、チャンネル領域に高ドーパント濃度を有 し、従って高閾値電圧を有するデバイスを生成するタイ プのチャンネル領域イオン注入を含んでいないことに注 意すべきである。実際、チャンネル領域におけるドーパ ント濃度の合計は、約1×10<sup>16</sup>原子/cm<sup>3</sup>以下のレ ベルに保たれているのが好ましく、約1×10<sup>14</sup>~約1 ×10<sup>16</sup>原子/cm<sup>3</sup>の範囲にあることがさらに好まし い。もっとも好ましいチャンネル領域ドーパント濃度 は、約1×10<sup>15</sup>原子/cm³であり、これは、従来の 0.35μm高閾値電圧デバイスにおける濃度である1 ×10<sup>17</sup>~5×10<sup>17</sup>原子/cm³ よりもかなり低い。 もちろん、より高いドーパント濃度を有するデバイスに おいても、特定の導電タイプのドーパント原子の「正 味」の濃度が低レベルに抑えられている限り、閾値電圧 をゼロ近くに保つことは可能である。この条件は、例え ば、反対の導電タイプのチャンネル領域イオン注入を2 回以上実行して、イオン注入の効果を互いに相殺するよ うにすることによって達成することができる。 もちろ ん、一般には、イオン注入をするたびに半導体格子に新 たな散乱不純物が追加されるので、チャンネル領域にお ける相殺するイオン注入を行うことなく、低閾値電圧デ バイスを製造する方が好ましい。

【0057】標準的な高閾値電圧表面チャンネル(また は埋込チャンネル) デバイスを製造するプロセスにおい ては、ウェルのチャンネル領域と同じ導電型(または反 対の導電型)のドーパントの表面注入が行なわれ、これ によってデバイスの閾値電圧が標準値に調整される。こ の表面注入は、典型的には約0.7ボルトまたは-0. 7ボルト(これはトランジスタの導電型による)の閾値 電圧となるような条件下で実行される。(本発明と調和 する) 低閾値電圧を達成するために、表面注入を行なう 工程は省略される。さらに、本発明により 製作されたP FETに対しては、ゲートはp型にドープすることが好 ましい。

【0058】他の実施例においては、ソース領域とドレ イン領域とを形成する際の「先端」イオン 注入と「プラ グ」イオン注入の順序を逆にしてもよい。 このプロセス では、側壁スペーサ135はあらゆるソース/ドレイン 領域イオン注入の前に形成される。そして、 ソース/ド レインプラグ領域イオン注入が、上述の条件下で実行さ

ン領域を覆うように形成され、上述の条件下で非対称ハ ロー注入が行なわれる。次に、ドレイン領域からマスク が除去され、「先端」イオン注入が実行されて図7

(I) に示すプロファイル (形状) を有するソース領域 とドレイン領域と非対称ハロー領域とが生成される。こ のような方法の利点は、先端領域がプロセスの後の方で 生成されるので、先端領域/チャンネル領域接合におけ る急峻なドーパント濃度勾配がより良く保たれることに ある。しかしながら、工程が複雑になるのでこのプロセ かもしれない。

【0059】ソース/ドレイン領域とポケット領域とを 形成する他のプロセスが図10(A)~図11(E)に 示されている。この実施例では、図10(A)に示すよ うに、フィールド酸化物領域303とゲート酸化物30 7 (ゲートポリシリコン305の下)の間のバルク領域 301の中にn型の先端領域311,309が形成され る。これらの領域311,309は、図7(H)に示す 領域131A, 131Bを形成するのに使用された条件 と類似の条件で形成できる。次に、図10(B)に示す 20 ように、第1のスペーサ315が、ゲート酸化物307 とゲートポリシリコン305の両側面に沿って形成され る。その後、マスク317がデバイスのドレイン側に亘 って形成され、p型イオン注入が行なわれて非対称注入 領域319(これがポケット領域に変換される)が形成 され、図10(C)に示す構造が得られる。このp型イ オン注入は、図6 (G) の領域116を形成するために 使用された条件と類似の条件で実行し得る。

【0060】ここで、マスク317が除去され、第2の スペーサ321がゲート領域の両側面において第1のス 30 ペーサ315の外側に形成されて、図11(D)に示す 構造が得られる。次に、n型イオン注入が実行され、図 11 (E) に示すようにソースプラグ領域325とドレ インプラグ領域323が形成されるとともに、p型ポケ ット領域319がチャンネル領域の周囲にのみ残され る。このイオン注入は、図7(I)に示す領域137 A, 137Bを形成する際に使用された条件と類似の条 件で実行される。

【0061】さらに他の実施例では、ソース領域とドレ イン領域は、先端領域に加えて、シリコン基板表面の上 40 に立設された構造を含んでいる。このような構造は、典 型的には比較的低抵抗のシリサイドであり、プラグ領域 137A、137Bを含んでいない。従って、ソース領 域とドレイン領域の全体の抵抗は、プラグ領域無しでも 比較的低いレベルに維持される。

【0062】埋込電極を用いる実施例においては、エピ タキシャル層を利用することができる。上述したよう に、埋込電極の目的の1つは、チャンネル領域を低ドー パント濃度とし、ポケット領域の上端部においてより高 いドーパント濃度を達成することにある。理想的には、 50

これは、ステップ接合(段階接合)となる。しかしなが ら、イオン注入と熱アニールサイクル(製造工程の後に おけるもの) での制約は、段階接合を不鮮明にしてしま う傾向にある。この問題は、移動度が比較的低いドーパ ント(すなわち拡散係数が比較的小さいもの)を選択す ることによって部分的に改善できる。他のアプローチと しては、高ドープバルク基板の上に、低ドープシリコン ・エピタキシャル層を成長させる方法がある。このエピ タキシャル空乏領域は、きわめて急峻な接合を有するの スは0.1μm以下の技術において最も利点が現われる 10 で、イオン注入によって生成できるものに比べて理想的 なステッププロファイルにずっと近いものとなる。

> 【0063】図8と図9は、ソース先端領域の下側にあ るポケット領域が異なる形状を有する他の実施例を示し ている。図8において、非対称CMOSデバイス130 は、チャンネル領域144の下側にまでわずかに広がっ ている(延びている)ポケット領域147を含んでいる (図1のポケット領域47と比較せよ)。これ以外の点 では、この実施例は図1に示された実施例と極めて類似 している。すなわち、このデバイスは、ソース136 と、ドレイン138と、ゲート142と、ゲート絶縁体 140とを含んでいる。このデバイス130も非対称ハ ローデバイスなので、ドレイン138の下側にはポケッ ト領域は存在しない。このポケット領域147は、例え ば、水平方向(図8の左から右に向かう方向)の成分を 有する角度で行なわれるイオン注入によって形成され る。一般に、このような角度を有するイオン注入は、比 較的容易に実行できる。

> 【0064】図9においては、非対称MOSデバイス2 30は、ソース領域236の端部を越えているのみでな く、実際にチャンネル領域244の内部にまで延びてい るポケット領域247を含んでいる。ソースまたはドレ インに先端領域が無いようなデバイスでは、ポケット領 域は、ソースまたはドレイン領域の下側に延びておら ず、単にソースまたはドレイン領域のチャンネル側に隣 接しているだけであろう。一例として、チャンネル領域 244は、デバイスの閾値電圧Vtを低下させ、真の短 チャンネルNFETを形成するために、 n型ドーパント で逆ドープされる(例えば $1 \times 10^{17} \text{ cm}^{-3}$ )。重要な ことは、垂直電界の局所的な変化を保ち、ポケット領域 の効果をソース付近の比較的小さな領域に限定するため に、ポケット領域247がチャンネル領域244を横切 る方向に沿って過度に延びないようにすることである。 このような構造は、ソースの端部における水平方向電界 を増加させ、その結果、ソースFETの実効チャンネル 長がより短くなると期待される。従って、このようなデ バイスでは、バリスティック電子の寄与がより重要にな ると期待される。マイナス面では、ソースに隣接するド ーパント濃度が高くなることは、非バリスティック電子 の移動度を減少させるであろう。

【0065】さらに他の実施例では、非対称ハローデバ

イスのポケット領域は、ソース領域の下側のチャンネル端部から、ソース領域のもう一方の端部付近にまで延びるようにすることもできる。さらに他の実施例では、上述の種々のポケット領域に加えてチャンネル領域全体の下側に広がる埋込電極を有するようにすることもできる。これは、デバイスの閾値電圧の調整能力を高めるであろう。

【0066】CMOSデバイスは、異なる温度では動作が異なることが知られている。デバイスが冷却されると、チャンネル領域における荷電キャリアの移動度が増 10大する。また、閾値電圧も増加する。もっとも重要なことは、閾値電圧が一定の場合には、荷電キャリアの移動度の増加とデバイスの臨界電圧の低下とに起因して、そのトランジスタの性能が向上することである。これは、長チャンネルデバイスにも短チャンネルデバイスにも一般的に当てはまる。従って、より低い温度では、従来のほとんどのデバイスは性能が向上することが期待される。

【0067】しかしながら、この発明の非対称ハローデ バイスでは、さらに大幅な性能の改善が期待できる。こ 20 の理由は、ソースFET擬似デバイスの極短実効チャン ネル長において温度が低下するのに伴って、デバイス電 流へのバリスティック電子の寄与が急速に増大するから である。温度が低下すると、電子移動に対するフォノン の影響が低下し、シリコン中における電子の平均自由行 程がソースFETのチャンネル長に近い値まで増加す る。もちろん、移動する電子のいくらかは平均自由行程 よりも長い距離をジャンプし、あるものはチャンネル長 を越えてジャンプする。このような電子は、ソースから ドレインにバリスティックに(弾道的に)移動する。液 30 体窒素温度付近の温度では、ソースFETチャンネルを 横切る電子のかなりの割合がバリスティックに移動する (ソースFETの実効チャンネル長が十分短いと仮定し ている)。

【0068】より低温における性能改善を利用するために、デバイスのドーピングレベルを修正するようにしてもよい。例えば、液体窒素温度(77K)において0ミリボルトの閾値電圧を有するデバイスに対して、ドーピングレベルは、300Kにおける閾値電圧が約-200mVになるように設定すべきである。この理由は、デバ 40イスの電流対ゲート電圧の曲線が温度に伴ってシフトするからである。もちろん、全温度範囲において動作するような十分な調整能力を有するデバイスを供給することも可能である。しかし、このような特別な調整能力は、デバイスによっては性能上の妥協をもたらすことがある。この場合には、デバイスは比較的狭い特定の温度範囲において最適化することが必要であろう。

【0069】本発明による低温CMOSトランジスタを 実現するためには、冷却環境を設けなければならない。 冷却システムとしては、0  $\mathbb{C}$ 、-55  $\mathbb{C}$ 、-150  $\mathbb{C}$  と、より低温で動作するものの方が性能を改善するが、 コストも上昇する。上記の各温度においては、小さな冷 凍機によって十分な冷却を行なえる。−150℃以下で は、冷凍のためのコストは極めて高くなり、キャリアの 冷凍効果は、制御が困難な不安定性を生ずるかもしれな い。

【0070】多くの短チャンネルMOSFETデバイスにおいては、比較的高いVdd(電源電圧)に関連付けられる大きな水平方向電界は、電子がバルク領域またはドレイン領域の上にある酸化物層に侵入するホットエレクトロン劣化(ホットエレクトロン・デグレデーション)を引き起こすかもしれない。この問題は、典型的には、ソース領域36とドレイン領域38の先端領域36A,38Aが比較的低ドーパント濃度である低ドープドレイン(LDD)イオン注入を使用することによって解決される。本発明においては、しかし、約1.5ボルト以下の電源電圧においてはホットエレクトロンの問題は無視できる程度になるので、LDDは必ずしも必要ではない。

【0071】本発明の特定の実施例が上述されているが、本発明は、その精神とスコープから逸脱することなく種々の形態を取り得ることが理解されるべきである。特に、上述のNFETの代わりにPFETを構成することもでき、また、非対称ハロー構造は長チャンネルデバイスにおいても有用性が見いだされるかもしれない。従って、以上の実施例は、単に図示のための例に過ぎず、本発明は上述の詳細な説明に限定されることなく、種々の変形が可能である。

#### 【図面の簡単な説明】

【図1】本発明の実施例としてのポケット 領域を有する 非対称MOSトランジスタの側断面図。

【図2】異なるチャンネル領域ドーバント濃度を有するトランジスタに対するデバイス電流(Ids)とゲート電圧(Vgs)の典型的な曲線群を示すグラフ。

【図3】本発明の他の実施例としてのフローティングゲート構造を有する非対称MOSトランジスタの側断面図。

【図4】本発明の実施例のトランジスタの主要製造工程における側断面図。

【図5】本発明の実施例のトランジスタの主要製造工程における側断面図。

【図6】本発明の実施例のトランジスタの主要製造工程における側断面図。

【図7】本発明の実施例のトランジスタの主要製造工程 における側断面図。

【図8】本発明の他の実施例としての、チャンネル領域の下側に延びるポケット領域を有する非対 称 MOSトランジスタの側断面図。

【図9】本発明のさらに他の実施例としての、チャンネ 50 ル領域の内部に延びるポケット領域を有する非対称MO Sトランジスタの側断面図。

【図10】本発明の実施例のトランジスタの主要製造工程における側断面図。


【図11】本発明の実施例のトランジスタの主要製造工程における側断面図。

### 【符号の説明】


- 30 ... MOSFET
- 3 2 …半導体基板
- 3 4 ··· p型ウェル
- 36…ソース領域
- 36A…ソース先端領域
- 38…ドレイン領域
- 38A…ドレイン先端領域
- 40…ゲート酸化物層
- 4 2 …ゲート層
- 44…チャンネル領域
- 4 7…ポケット領域
- 52…フローティングゲート構造
- 54…第1のゲート層
- 56…第2のゲート層
- 60…遷移領域
- 6 2…反転領域
- 64…スレッショルド領域
- 115…イオン注入マスク
- 116…非対称ハロー領域(非対称ポケット領域)
- 120…パッド酸化物
- 121…ウェル領域
- 122…窒化物層
- 123…ゲート酸化物
- 124…レジストマスク
- 125…ポリシリコンゲート

- 126…マスク
- 129…フィールド酸化物
- 130…非対称СМОSデバイス
- 131A…ソース先端領域
- 131B…ドレイン先端領域
- 133…p型チャンネル領域
- 134…ウェル
- 135…側壁絶縁スペーサ
- 136…ソース
- 10 137A, 137B…プラグ領域
  - 138…ドレイン
  - 140…ゲート絶縁体
  - 141…酸化物層(絶縁層)
  - 142…ゲート
  - 144…チャンネル領域
  - 147…ポケット領域
  - 230…非対称MOSデバイス
  - 236…ソース領域
  - 244…チャンネル領域
- 20 247…ポケット領域
  - 301…バルク領域
  - 303…フィールド酸化物領域
  - 305…ゲートポリシリコン
  - 307…ゲート酸化物
  - 3 1 1, 3 0 9 ··· 先端領域
  - 315…第1のスペーサ
  - 317…マスク
  - 319…p型ポケット領域(非対称注入領域)
  - 321…第2のスペーサ
- 30 323…ドレインプラグ領域
  - 325…ソースプラグ領域


#### [図1]




【図8】








【図6】





[図9]








図10]








【図11】





フロントページの続き

(72)発明者 マイケル・ピー ・ブラッシントン アメリカ合衆国 カリフォルニア州94087 サニーヴェイル, ライト・アヴェニュ ー, 1726